A XCENA apresentou suas inovações em memória baseada em Compute Express Link (CXL) para cargas de trabalho de inferência de IA durante o OCP Global Summit 2026, destacando o uso do seu chip MX1 para compartilhamento de KV cache e processamento próximo aos dados. Segundo o TechPowerUp, o demonstrativo ocorreu entre 12 e 15 de outubro no San Jose McEnery Convention Center, nos Estados Unidos.
Compartilhamento de KV cache e processamento próximo aos dados
Segundo o TechPowerUp, o primeiro caso de uso mostrou vários servidores de inferência de IA compartilhando um cache de chave-valor (KV) por meio de um pool de memória CXL, reduzindo cópias redundantes e movimentação de dados entre os servidores. Segundo o 0net Italia, o segundo caso de uso utilizou a capacidade de processamento próximo aos dados (NDP) do MX1 para acelerar a busca vetorial, etapa central da geração aumentada por recuperação (RAG), executando a busca diretamente na memória onde os dados residem, em vez de mover grandes conjuntos de dados para o processador host.
Colaboração com a SK hynix e arquitetura híbrida de memória
Segundo o TechPowerUp, a XCENA está colaborando com a SK hynix para aplicar uma arquitetura de memória híbrida baseada em CXL às cargas de trabalho de IA, usando o recurso InfiniteMemory do MX1, que expande a memória com suporte em SSD. Essa combinação proporciona capacidade de escalonamento de memória significativamente maior que a das soluções convencionais CMM‑D e desempenho superior ao de SSDs isolados, estando atualmente em validação em ambientes reais de servir IA. Ainda segundo o TechPowerUp, na summit a SK hynix revelou uma memória híbrida CXL construída sobre o chip MX1 e demonstrou uma arquitetura RDMA que utiliza esse mesmo chip.
Apresentações e painéis de executivos da XCENA
Segundo o TechPowerUp, Harry Kim, diretor de produto da XCENA, apresentou a sessão “Bringing General‑Purpose Parallel Processing to Near‑Data Processing” em 14 de outubro e participou do painel “Beyond the Monolith: Open Middleware for Heterogeneous AI Infrastructure at Hyperscale” ao lado de representantes da Marvell, Samsung, SK hynix e Gottbrath Technologies. Ainda segundo o TechPowerUp, no mesmo dia Kim co‑apresentou, juntamente com a Samsung Electronics, o tema “Disaggregated CXL Memory Architecture for Agentic AI: Dynamic Pooling, Sharing, and PNM Offloading”. Também conforme o TechPowerUp, Grant Mackey, engenheiro distinto da XCENA, juntou‑se a palestrantes da Microsoft, Seagate e Meta na atualização técnica do sub‑projeto OCP Composable Memory Systems (CMS), que abordou o desafio da parede de memória para IA e computação de uso geral. Finalmente, o TechPowerUp cita o CEO da XCENA, Jin Kim, afirmando que melhorar o desempenho e a eficiência da infraestrutura de IA já não depende apenas do processamento, mas também do uso eficaz da memória e da eliminação de movimentação de dados, e que a empresa continuará trabalhando com o ecossistema para avançar a próxima geração de infraestrutura de memória para IA.
Anúncios da SK hynix sobre memória além de HBM
Segundo a Yonhap News English, a SK hynix apresentou no OCP Global Summit 2026 suas próximas‑gerações de tecnologias de memória para IA que vão além do memória de alta largura de banda (HBM). A empresa dividiu seu estande em duas seções: a seção de memória, com produtos‑flagship, e a seção de demonstração de sistemas, focada em soluções para ecossistemas de servidores de próxima geração. Kim Ho‑sik, vice‑presidente sênior da SK hynix, detalhou a arquitetura MARS (Memory‑Centric AI Rack‑Scale System), um design desagregado em escala de rack queCoordena recursos de computação e memória. A Yonhap também informa que a SK hynix destacou avanços na tecnologia High Bandwidth Flash (HBF), voltada para atender à crescente demanda por capacidade de memória. Por fim, a agência sul‑coreana reportou que a SK hynix lançou seu segundo produto de memória de 256 GB baseado em CXL 3.2, oferecendo mais que o dobro da largura de banda do predecessor e aproximadamente 30 % de melhoria na eficiência energética.
